在石英晶體振蕩器產(chǎn)生里,一直有個(gè)問題困擾了用戶數(shù)年,就是選擇振蕩器輸出方式是選用CMOS好,還是LVCMOS的好,其實(shí)這個(gè)問題也是見仁見智的.因?yàn)椴煌漠a(chǎn)品要求都不一樣,CMOS是最常見和常用的一種,適用的產(chǎn)品范圍也是比較廣泛的,但并不是所有產(chǎn)品使用都合適.LVCMOS的使用次數(shù)雖然沒有CMOS那么多,但是也有自己的用戶群,所以到底要使用哪一種,不必那么糾結(jié),不如看看這篇技術(shù)信息吧.
CMOS具有許多優(yōu)于其他類型輸出信號(hào)的優(yōu)點(diǎn).CMOS石英晶振通常很便宜,在保持相位噪聲最小的方面表現(xiàn)良好,并且非常適合于數(shù)字電路設(shè)計(jì),特別是那些具有較短跡線長度的設(shè)計(jì).然而,可以提出一個(gè)令人信服的論點(diǎn),即與其他類型的輸出相比,CMOS技術(shù)的最大優(yōu)勢是較低的功率要求.
CMOS集成電路最早是在20世紀(jì)60年代開發(fā)出來的,它們的一個(gè)顯著特點(diǎn)是它們能夠在比其他電路類型更寬的電源電壓范圍內(nèi)工作-從3到15伏特.隨著時(shí)間的推移和晶振技術(shù)的不斷改進(jìn),CMOS設(shè)計(jì)中的電源電壓也逐漸降低.制造商開始減少其電路設(shè)計(jì)的幾何形狀,以降低成本并提高性能.尺寸的減小必然伴隨著功率使用的進(jìn)一步減少,使得電阻器可以按預(yù)期運(yùn)行.這符合向更低功耗設(shè)計(jì)邁進(jìn)的更大趨勢,并且由于CMOS技術(shù)的所有這些縮小,一種新的低電壓級(jí)CMOS集成電路誕生了.

什么構(gòu)成低電壓?聯(lián)合電子器件工程委員會(huì)(JEDEC)已經(jīng)為LVCMOS貼片晶振定義了電源電壓和接口標(biāo)準(zhǔn):

3.0V-3.3V.
2.5V±0.2V(正常范圍)和1.8V-2.7V(寬范圍)
1.5V±0.1V(正常范圍)和0.9V-1.6V(寬范圍)
1.2V±0.1V(正常范圍)和0.8V-1.3V(寬范圍)
1.0±0.1V(正常范圍和0.7V-1.1V(寬范圍)
LVCMOS輸出信號(hào)適合我的應(yīng)用嗎?
LVCMOS輸出信號(hào)用于某些低功率醫(yī)療成像設(shè)備,以及便攜式測試和測量設(shè)備,工業(yè)測試設(shè)備以及網(wǎng)絡(luò)和通信系統(tǒng).LVCMOS有源晶振非常適合無線和有線基礎(chǔ)設(shè)施.這涵蓋了很多方面.那么,它是您應(yīng)用程序的最佳輸出嗎?
簡短的答案取決于它.具體而言,這完全取決于您的應(yīng)用程序的電源可用性.如果您可以獲得更多功率并且應(yīng)用需要它,那么使用更高電壓的CMOS貼片振蕩器可能更有意義.如果您的電源有限并且您正試圖降低電力成本,那么LVCMOS就是您的選擇.
CMOS晶振及其所有變體都有很多優(yōu)點(diǎn).但是,在設(shè)計(jì)階段第一次確定哪個(gè)信號(hào)輸出時(shí),重要的是要正確.您的決定還取決于您的優(yōu)先級(jí)(減少相位噪聲,功率使用等).這可能是一個(gè)艱難的選擇,而錯(cuò)誤的選擇可能會(huì)導(dǎo)致大量浪費(fèi)的時(shí)間和金錢.為了幫助您更輕松地完成此過程,我們整理了一份有用的指南,分析了所有單端和差分輸出類型的優(yōu)缺點(diǎn).

正在載入評(píng)論數(shù)據(jù)...

上一篇：關(guān)于Pletronics振蕩器的一些常見問題解答

下一篇：Vectron給出完整的CCXO系數(shù)校正振蕩器答案

此文關(guān)鍵字： CMOS石英晶振 LVCMOS輸出振蕩器 CMOS時(shí)鐘晶體振蕩器

姓名：
郵箱：
驗(yàn)證：
正文：

歡迎光臨：深圳市康華爾電子有限公司

資訊中心

晶振官方博客

來自晶振業(yè)界深層的拷問,用CMOS好還是LVCMOS好

相關(guān)資訊